← 返回上一级

如何避免开窗后镀锡？

5***4A
8043
0

想做一个共面波导线，画了顶层阻焊区用于开窗，在嘉立创eda中展示3D图没有问题（铜线裸露），但是加工后发现开窗的区域镀锡了了，并且镀锡不均匀、间距较小导致信号线与旁边的地短路。该如何开窗后不镀锡？

点赞

互动评论0

注意：此留言仅作为嘉立创与客户日常交流之用，回复不是很及时，急切问题请联系我司工作人员处理！

登录或注册后才可以留言哦！

热门问答

PCB打样指导